ローデ・シュワルツ主催：高速デジタルセミナー 2025

デジタル化はあらゆる分野で進行しており、それに伴い、処理能力およびデータレートに対する要求も高まっています。これはデータセンターやAI分野にとどまらず、自動運転、産業オートメーション、航空宇宙・防衛、無線通信など、さまざまな分野にも当てはまります。本セッションでは、これらの主要トレンドおよび関連技術の進化を概観し、高速デジタル設計およびその電源分配ネットワーク(PDN)への影響、さらにはシグナル・インテグリティおよびパワー・インテグリティに関する課題について紹介します。

本セミナーでは、USB2.0およびUSB3.1を中心に、USB設計に必要となるコネクタや受動部品の使い方の注意点について説明する。説明は、シグナルインテグリティやEMCの観点から重要となるポイントをわかりやすく解説するものとなっており、弊社ウルトエレクトロニクスの受動部品を使った事例の紹介を含む。
さらに、近年広く普及したUSB Type-Cコネクタに着目し、その特徴と、設計に使用する際の注意点を詳しく説明する。あわせてUSB Power deliveryの紹介も行う。全体を通して、USBの設計や評価に携わる方にとって有益な情報を提供するものとなっている。

本セッションでは、USB 3.2 Gen1およびGen2のコンプライアンステストの詳細について解説し、送信（Tx）と受信（Rx）のテストに関する要件とテスト設定について理解を深め、スペクトラム拡散クロック、ジッタとアイダイアグラム解析、プリシュート/デ・エンファシスなど、シグナルインティグリティに関わるトピックを網羅します。さらに、コンプライアンステストにおいてFailを確認した場合の潜在的な故障原因を分析し、コンプライアンステスト時のFailについて根本原因を特定するためのツールの活用方法についても議論します。

DDRおよびLPDDRデバイスをシステムに統合する際には、シグナルおよびパワー・インテグリティ上の課題が頻出します。本セッションでは、DDR技術の概要と試験における重要パラメータを紹介します。デバッグおよび特性評価に有効なツールや、適合性確認のための自動化された試験ソリューションについて学べます。さらに、DDR試験における課題のひとつであるインターポーザ経由の接続に関しても、インターポーザの影響を正しくデエンベッドする手法や、ゾーントリガーやRead/Writeデコードなどの高度なデバッグツールを活用したアイダイアグラム解析の事例を紹介します。

最新のオシロスコープやベクトル・ネットワーク・アナライザ（VNA）は、DUTへのリードイン（テスト・フィクスチャやプローブなど）の影響をディエンベッドし、定義されたリファレンス・プレーンでの正確なDUT性能の測定を可能にします。これにはリードインをTouchstoneファイルとしてモデリングする必要があります。本セッションでは、さまざまなユース・ケースや、VNAを用いたインピーダンス補正ディエンベディングの手法、ならびに正確なモデルを作成するためのベスト・プラクティスを共有します。

高速なPCBやインターコネクトの設計・検証では、データレートの増加に伴い、さまざまな課題が生じます。伝送チャネルを正しく特性評価するには、高周波数での試験やマルチポート構成が必要となり、レーン間クロストークの解析も重要になります。本セッションでは、複数の実用的なユース・ケースを紹介し、正確かつ効率的な測定を実現するために、Time DomainおよびEnhanced Time Domain解析、Multiport S-Parameter SNP Assistant、R&S^®ZNrun ケーブルコンプライアンステスト自動化ソフトウェアなどの専用ツールの活用方法について解説します。